EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

60038920

PUBLICATION DATE

28-02-85

APPLICATION DATE

11-08-83

APPLICATION NUMBER

58148477

APPLICANT:

MITSUBISHI ELECTRIC CORP;

INVENTOR:


NAKAGAWA HIROMASA;

INT:CL.

H03K 3/356 H03K 17/687

TITLE

LATCH CIRCUIT



ABSTRACT

PURPOSE: To improve the circuit integration of a semiconductor integrated circuit by using only one data transfer line and realizing the circuit with one transmission gate only.

CONSTITUTION: The 2nd latch circuit 10 consists of two inverters Q_3 , Q_4 , an input side of the inverter Q_3 is used as an input terminal of the 2nd latch circuit 10, an output of the inverter Q_3 is connected to an input of the inverter Q_4 , an output of the inverter Q_4 is connected to an input of the inverter Q_3 , and an output of the inverter Q_3 is used as an output terminal of the 2nd latch circuit 10. The 1st transmission gate 11 consists of the 4N channel TRN_4 and a data is transferred from the 1st latch circuit 1 to the 2nd latch circuit 10. Further, the 2nd transmission gate 12 consists of the 4N channel TRN_4 so as to transfer a data from the 2nd latch circuit 10 to the 3rd latch circuit 3. Since the number of data transfer lines is decreased by using this CMOS latch circuit, the circuit integration of the semiconductor integrated circuit is increased.

COPYRIGHT: (C)1985,JPO&Japio

⑩日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60-38920

@Int Cl.4

識別記号

广内整理番号

❸公開 昭和60年(1985)2月28日

3/356 17/687 H 03 K

8425-5 J 7105-5 J

審査請求 未請求 発明の数 1 (全8頁)

ラツチ回路 69発明の名称

> 创特 願 昭58-148477

昭58(1983)8月11日 砂出

Ж 79発 明者

伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所

東京都千代田区丸の内2丁目2番3号

三菱電機株式会社 願

弁理士 大岩 増雄 外2名 砂代

1. 発明の名称

ラツチ回路

2. 特許請求の範囲

相補形CMOSトランジスタで構成し、データの 一時記憶あるいは待避を行なりレジスタ内のラツ チ回路において、とのラッチ回路を2個のインパ ータで構成し、一方のインパータの出力に他方の インパータの入力を接続してランチ回路の出力端 子とし、他方のインパータの出力を一方のインパ ータの入力に接続してラッチ回路の入力端子とす るととにより、データを転送する信号線を少なく し、データ転送のゲート(またはトランジスタ) の数を減らすどとを特徴とするラッチ回路。

3. 発明の詳細な説明

[発明の技術分野]

との発明はラッチ間のデータ転送額の数を減ら すことができるCMOSラッチ回路に例するもので ある。 .

〔従来技術〕

第1四は従来のラッチ回路を示すプロック図で ある。同図において、(1)は第1出力倡号QΑ およ び第1否定出力信号 Q人 を出力する第1ラッチ回 路、(2)はインバータ (2a)および (2b)からなり、第 2 山力信号Q m および第2 否定出力信号 Q m を出 力する第2ラッチ回路、(3)は第3ラッチ回路、 (4a)および (4b)はそれぞれ第2図(c)に示す第1デ ータ転送信号 Sı(すı) および第2図(e)に示す第 . 2 データ転送借号 S 2 (Ø 1) が入力する転送借号 入力端子、(5a)および(5b)はNチャネルの第1ト ランスミッションゲート、 (6m)および (6b)はNチ ヤネルの第2トランスミツションゲート、 (7a)お よび (7b)はアチャネルのプルアップ用トランジス タである。

なお、第2図(a)はクロツク信号を示すタイムチ ヤートである。また、第1データ転送信号8₁(p̄₁) は第1ラッチ回路(1)から第2ラツチ回路(2)にデー タを転送させるための倡号であり、第2データ転 送信号82(01) は第2ラツチ回路(2)から第3ラ ッチ回路(3)にデータを伝送させるための信号であ

特開昭60-38920(2)

り、各ラッチ回路のデータの移動のタイミングを 第2図(b),第2図(d)および第2図(f)に示す。

次に、上記樽成によるラツチ回路の動作につい て第3図(a), 第3図(b)かよび第3図(c)を参照して 説明する。まず、第1ラッチ回路川はデータの書 き込み(第1データ転送信号 81(41) アクテイ . プ)あるいはデータの読み出し(第2データ転送 信号82(∮1) アクテイプ) の場合でも、常に、 低レベル($V_{cc}=5V$, $V_{ss}=0V$ の場合には 0V) を第1トランスミツションゲート (5a),(5b) ある いは第2トランスミツションゲート(6a),(6b)を 通してデータを転送している。ここで、プルアツ ブ用トランジスタ (7a) および (7b) の動作につい て、例えば第2ラッチ回路(2)の第2出力信号Qa = 0 V (以下 "0" と言う)を第2トランスミッシ ヨンゲート (6a) および (6b) を通してデータを転 送するときには第2否定出力信号頁』=5V (以 ·下 "II" と言う)の電圧値はその第2トランスミツ ションゲート (6a) および (6b) の出力側ではペッ クゲート効果により、十分な"1"レベルが出力で

トランジスタ (9a) ,および第2Nチャネルトラン ジスタ (9b)の各コンダクタンスβを考慮して、第 2トランスミッションゲート (6a) および (Gb) が "オン"すると同時に、保持しているデータ値が 反転しないように、データを転送しなければなら ない。ただし、Nチャネルトランジスタ同志のコ ンダクタンスは同一であり、Pチャネルトランジ スタ同志のコンダクタンスは同一であるとする。 次に、第2ラツチ回路(2)からデータを読み出す場 合をトランジスタレベルで説明すると、第3図(b) に示すようになり、第1Nチャネルトランジスタ (9a)のドレイン電位を Vxe , 第2Pチャネルト ランジスタ (8b)と第 2 Nチャ ネルトランジスタ (9b)による イン パータのスレツシオー ルド低 圧を Vinz とすれば、このインパータが反転しな い条件は.

 $v_{\pi_0} < v_{\text{in2}}^{\bullet}$ (1)

となる。ここで、

きないため、第2川力信号Qa=0V が、第2ト ランスミツションゲート (6b)を通して出力したと とろで、ブルアップ用トランジスタ (7a)のゲート に入力して、相補の電位を引き上げて、十分な "1" レベルを保持できるようにしている。いま、 第2ラツチ回路(2)から第2山力信号Qョ="0"を 第3ラツチ回路(3)に転送する場合、第2トランス ミツションゲート (6a) および (Gb) の出力側は転 送前にデータ転送線の両方(正および負)共に "1" 化プリチャージしておき、第2データ転送信 号 S 2 (🔰 1) の出力により、第 2 ラッチ回路(2)内 の第1Nチャネルトランジスタ (9a)のドレイン電 圧を第2トランスミツションゲート (6a)を通して 伝送している。ととで注意しなければいけないの は 第2トランスミッションゲート (6a) かよび (6b) が " オン " する前にはこの第2トランスミッショ ンゲート (6a) および (6b) の出力倒は正負ともに "1" にブリチャージしているため、第2ラッチ回 路(2)にある第1Pチャネルトランジスタ (8a) . 第 2 P テャネルトランジスタ (8b),第1 N チャネル

$$V_{IN2}^* = \frac{V_{CC} - V_{TP} + V_{TN} \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}}{1 + \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}} \qquad (2)$$

ただし、Vec : 電源電圧

Vrp , Vrn: すべての P チャネルトラン ジスタおよび N チャネルト ランジスタのスレッシオー ルド電圧

β_{N2}(=β_{N1}) ** 第 2 N チャネルトランジス タのコンダクタンス (第 1 N チャネルトランジスタの コンダクタンスも同じ) β_{P2}(=β_{P1}) ** 第 1 P チャネルトランジス タのコンダクタンス (第 1 P チャネルトランジスタの コンダクタンスも同じ)

との条件で読み出し時の第2ラッチ回路(2)の4個 のトランジスタと第2のトランスミッションゲート(6a)かよび(6b)のコンダクタンスを決定する。 次に、第1ラッチ回路(I)から第2ラッチ回路(2)へのデータ智を込みの場合を第3図(e)に示す。今、第2ラッチ回路(2)の第2出力信号 $Q_B="1"$ であるとき、第1ラッチ回路(I)の第1出力信号 $Q_A="0"$ により、第2出力信号 $Q_B="0"$ に反転するためには、

 $V_{XD} < V_{1N2}^*$

- - - - - (3)

となるよりに、各トランジスタのコンダクタンス を決定する。

しかしながら、従来のラッチ回路は各ラッチ回路の入,出力信号が夫々正,負を要し、トランスミッションゲートも入,出力共に 2 棚ずつ必要とするため、半導体集積回路上で、集積度を上げることができない欠点があつた。

〔発明の概要〕

したがつて、この発明の目的はデータ転送機を 1 本にし、しかもトランスミクションゲート 1 個 で実現できるため、半導体集積回路の集積度を上 げることができるランチ回路を提供するものであ とのような目的を達成するため、この発明はラッチ回路を2個のインパータで構成し、一方のインパータの出力に他方のインパータの入力を接続

してラッチ回路の出力端子とし、他方のインパー タの出力を一方のインパータの入力に接続してラ ッチ回路の入力端子とするように構成したもので

あり、以下爽施例を用いて詳細に説明する。

(発明の実施例)

第4図はこの発明に係るラッチ回路の一央施例を示すプロック図である。同図において、(10)は2個のインバータ(Q3)および(Q4)で構成される第2ラッチ回路であり、インバータ(Q3)の入力側をこの第2ラッチ回路(10)の入力端子とし、インバータ(Q3)の出力をインバータ(Q4)の入力に接続し、インバータ(Q4)の出力をインバータ(Q3)の入力に接続し、インバータ(Q3)の出力をこの第2ラッチ回路(10)の出力端子とするものである。(11)は第4 Nチャオルトランジスタ(Trn4)からなり、第1ラッチ回路(1)から第2ラッチ回路(10)

にデータを転送する第1トランスミッションゲート、 (12) 4 第4 Nチャネルトランジスタ (Trn4) からなり、第2ランチ回路 (10) から第3ランチ回路(3)にデータを転送する第2トランスミッションゲートである。

なか、第5図は第4図に示すラッチ回路をトランジスタレベルで示した図である。また、第2ラッチ回路(10)をNチャネルトランジスタのトランスミッションゲートを介して直列に接続されるため、第1ラッチ回路(11)・第2ラッチ回路(10)かよび第3ラッチ回路(3)の各部のトランジスタは同じ構成にすることができる。そして、第2ラッチ回路(10)内の各トランジスタ(8a)、(8b)、(9a)、(9b)、かよび入力側・出力側のトランスミッションゲートのコンダクタンスを以下の条件に設定すればラッチ回路を実現することができる。

次に、上記構成によるランチ回路の動作について第6図(a) . 第6図(b) かよび銀7図(a) . 第7図(b) を診照して説明する。まず、第2ランチ回路(10) から第3ランチ回路(3)への配み出しは第1ランチ

回路(1)から第2ラッチ回路(10)へのデータの書き 込みに相当するので、第1ラッチ回路(1)から第2 ラッチ回路 (10)へのデータの書き込みの場合につ いて説明する。まず、第6図(a)において、第2ラ ツチ回路 (10)の出力信号 Q = "0" で、かつ第1 ラッチ回路IIIの出力信号Qn="0" のとき、第1 データ転送信号S1(ず1) がアクテイプとなり、 第1トランスミツションゲート (11)が " オン " の 🍦 状態を示している。今、第1ラツチ回路(1)の出力 信号Qoが"O"を保持し続けた場合、第2ラツチ 回路 (10)の状態を第6図(b)に示すととができる。 ととて、第3 Nチャオルトランジスタ (9c)のドレ インは第1ラッチ回路(1)の出力端子であり、≃ 0 Vであり、第1トランスミツションゲート (11)を 通して第1Pチャネルトランジスタ (8a)のドレイ ン側に接続されている。また、との第1トランス ミツションゲート (11)の第4Nチャネルトランジ スタのドレイン (Vz1)はインパータ(Q3) の第 2 P チャネルトランジスタ (8b)のゲートおよび第2

Nチャネルトランジスタ (9b)のゲートに接続され.

特別昭60~ 38920 (4)

る入力例 V_{1N2} 化接続される。次に、第 6 図 (b) 化示すように、第 2 ラッチ回路 (10) の出力信号 $\overline{Q}_E=$ *0 " t" 1" へ春き変える時の条件は次式で示される。

$$2 \ \ \, 2 \ \ \, V_{1N2}^* = \frac{V_{cc} - V_{TP} + V_{TN} \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}}{1 + \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}} \ \, \cdots (5)$$

ただし、Vec:電源電圧

VTP.VTN:すべてのPチャネルトランジ

スタ,Nチャネルトランジス

タのスレツシオールド気圧

β_{N2}(>β_{N1}):第2Nチャホルトランジ

スタのコンダクタンス

β+2(>β+1):第1Pチャネルトランジ

スタのコンダクタンス

とこで、 Vx1 の電位は仮定として、各トランジ スタのオン抵抗の分割比で決まるとす

$$V_{X1} \cong \frac{V_{CC}}{1 + \frac{\beta_{n3} \circ \beta_{n4}}{\beta_{P1} (\beta_{n3} + \beta_{n4})}} \circ \circ \circ \circ (6)$$

である。

れば、

ただし、βN3 は第1ランチ回路(I)において、第 2ラッチ回路 (10)の第2Nチャネルト ランジスタ (9b)と同じコンダクタンス を持つもので、βN3 = βN2 となる。 βN4 はトランスミッションゲートのN ナヤネルトランジスタ TIN4 のコンダ クタンスである。

そとて、式(6)を変えて、式(5)と共に式(4)に代入すれば下配の式(7)が得られる。

$$\frac{V_{cc}}{1 + \frac{\beta_{N2} \cdot \beta_{N4}}{\beta_{P1}(\beta_{N2} + \beta_{N4})}} < \frac{V_{cc} - V_{TP} + V_{TN} \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}}{1 + \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}}$$

次に、第7図(4)は第2ラツチ回路(10)の出力信号

$$v_{x_1} > v_{x_{1}}$$

式(6)の導出のときと同じ条件で算出すると次式で示される。

$$V_{X,1} \simeq \frac{V_{C,C}}{1 + \frac{\beta_{N,1}}{\beta_{P,3} + \beta_{N,4}}} \cdots (9)$$

ただし、β_{F5} は第1ラツチ国路(川において、第 2ラツチ国路 (10)の第2Pチャネルト ランジスタ (8b)と同じコンダクタンス を持つので、β_{F3} = β_{F2} となる。 β_{H1} は第1トランスミツションゲート (11)のNチャネルトランジスタのコン ダクタンスである。

そこで、式(9)を変えて、式(5)と共に式(8)に代入すれば次のような関係式となる。

$$\frac{V_{cc}}{1 + \frac{\beta_{N1}(\beta_{P2} + \beta_{N4})}{\beta_{P2} \cdot \beta_{N4}}} > \frac{V_{cc} - V_{TP} + V_{TN} \sqrt{\frac{\beta_{112}}{\beta_{P2}}}}{1 + \sqrt{\frac{\beta_{112}}{\beta_{P2}}}}$$

•••• (10)

• • • • (7)

特開昭GO- 38920 (5)

さらに、式(7)と式 (10)から下記の式 (11)が求められる。

$$\frac{V_{CC}}{1 + \frac{\beta_{N1}(\beta_{P2} + \beta_{N4})}{\beta_{P2} - \beta_{N4}}} > \frac{V_{CC} - V_{TP} + V_{TN} \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}}{1 + \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}} > \frac{V_{CC}}{1 + \frac{\beta_{N2} - \beta_{N4}}{\beta_{P1}(\beta_{N2} + \beta_{N4})}}$$

読み出しの場合は上記の条件の他、次の条件が成立するようにパラメータを設定する。また、帰避するインパータ(Q3)のスレツシオールド讯圧VINI*

は

$$\mathbf{V_{1N1}}^* = \mathbf{V_{1N2}}^* \qquad \qquad \cdots \qquad \cdots \qquad (12)$$

・とし、

$$\beta_{N4} \gg \beta_{N2} > \beta_{N1} > \beta_{P2} > \beta_{P1}$$
 ••• (13)

なお、図中、同一符号は同一または相当部分を 示す。

代理人 大岩墩堆

$$\frac{\beta_{N2}}{\beta_{P2}} = \frac{\beta_{N1}}{\beta_{P1}} \qquad \cdots \cdots (14)$$


なる条件を加える。


[発明の効果]


以上詳細に説明したように、との発明に係るラッチ回路によれば、データ転送顔の数を減らすと とができるので、データ転送のゲート(あるいは トランジスタ)の数を少なくすることができ、半 連体集積回路の集積度を上げることができるなど の効果がある。


4. 図面の簡単な説明


第1図は従来のラッチ回路を示すプロック図、第2図(a)~第2図(f)は第1図の各部の信号波形を示すタイムチャート、第3図(a),第3図(b)かよび第3図(c)は第1図のラッチ回路の動作をトランジスタレベルで説明するための図、第4図はこの発明に係るラッチ回路の一束施例を示すプロック図、第5図は第4図に示すラッチ回路をトランジスタレベルで示す回路図、第6図(a),第6図(b)かよび第7図(a),第7図(b)は第4図のラッチ回路の動作


















特開昭60- 38920(プ)


正 省(方式)

昭和 58 12 12

(a)



(b)



特許庁長官殿

1. 事件の表示

待願昭 5 8 - 1 4 8 4 7 7 号

2. 発明の名称

ラッチ 回路

3. 補正をする者

事件との関係

特許出願人

東京都千代田区九の内二丁目2番3号 · 住 所

(601) 三菱電機株式会社 名称 代表者 片 山 仁 八 郎

4.代理 住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内 (7375) 弁理士 大 岩 増・雄 (1955年 0020053421 計画の の日付 昭和58年11月29日

5. 補正命令の日付

補正の対象

補正の内容

図面の第2図(b)~(f)を別紙の通り補正す

昭和 59年 年 月



特許庁長官殿

1. 事件の表示

特願昭58-148477号

2、発明の名称

3.補正をする者 事件との関係 特許出關人

> 住 所 名 称

東京都千代田区丸の内に丁川2番3号

(601) 三菱電機株式会社 代表者 片 山 仁 八 郎

4. 代 理 人

住 所

東京都千代田区九の内二丁目2番3号

三菱旗機株式会社内

三菱電機株式 5 mm (7375) 弁理士 大 岩 墳 雄 (第23) 5 mm (7375) 4 mm (7375) 4 mm (7375) 4 mm (7375) 4 mm (7375) 氏 名


5. 補正の対象

明細春の発明の詳細な説明の概

明細審第6頁第11~12行の「第1P

59. 4. 6

第 2 図



-115-

特開昭60- 38920 (8)

ルトランジスタ」を「第2Pチャネルトランジ スタ」と補正する。

(2) 同数約11頁第13~14行の「第1Pチャ ネルトランジスタ」を「第2Pチャネルトラン ジスタ」と補正する。

以上